

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開昭63-122295

(43) 公開日 昭和63年(1988)5月26日

(51) Int. Cl.⁹

H05K 3/46

識別記号

序内整理番号

P I

技術表示箇所

審査請求 *

(全4頁)

(21) 出願番号

特願昭61-269238

(71) 出願人 999999999

株式会社村田製作所

(22) 出願日

昭和61年(1986)11月12日

(72) 発明者 *

*

*

(54) 【発明の名称】 電子部品内蔵多層セラミック基板

(57) 【要約】 本公報は電子出願前の出願データであるため要約のデータは記録されません。

【特許請求の範囲】

(1) 凹部または貫通孔を有するセラミック基板を含む複数枚のセラミック基板が積層されて成る多層セラミック基板と、

多層セラミック基板内であって前記凹部または貫通孔で形成される空間内に収納されていて外部取出し電極として銅を用いたチップ形電子部品と、多層セラミック基板の凹部または前記貫通孔内に設けられていて前記チップ形電子部品を配線している銅を用いた導体とを備えることを特徴とする電子部品内蔵多層セラミック基板。

10

(2) 前記チップ形電子部品が、内部電極としてパラジウム、外部取出し電極として銅を用いた積層コンデンサを含む特許請求の範囲第1項記載の電子部品内蔵多層セラミック基板。

(3) 前記チップ形電子部品が、内部電極としてニッケル、外部取出し電極として銅を用いた積層コンデンサを含む特許請求の範囲第1項記載の電子部品内蔵多層セラミック基板。

③ 日本国特許庁(JP)

④ 特許出願公開

⑤ 公開特許公報(A) 昭63-122295

⑥ Int. Cl.⁴

識別記号

庁内整理番号

⑦ 公開 昭和63年(1988)5月26日

H 05 K 3/48

Q-7342-5F

H-7342-5F

審査請求 未請求 発明の数 1 (全4頁)

⑧ 発明の名称 電子部品内蔵多層セラミック基板

⑨ 特 願 昭61-269239

⑩ 出 願 昭61(1986)11月12日

⑪ 発 明 者 森 木 洋 京都府長岡京市天神2丁目26番10号 株式会社村田製作所内

⑫ 発 明 者 森 高 朗 京都府長岡京市天神2丁目26番10号 株式会社村田製作所内

⑬ 発 明 者 坂 部 行 雄 京都府長岡京市天神2丁目26番10号 株式会社村田製作所内

⑭ 出 願 人 株式会社村田製作所 京都府長岡京市天神2丁目26番10号

⑮ 代 理 人 弁護士 山本 恵二

明 細 書

1. 発明の名称

電子部品内蔵多層セラミック基板

2. 特許請求の範囲

(1) 凹部または貫通孔を有するセラミック基板を含む複数枚のセラミック基板が積層されて成る多層セラミック基板と、

多層セラミック基板内であって前記凹部または貫通孔で形成される空腔内に収容されていて外部取出し電極として用いたチップ形電子部品と、

多層セラミック基板の表面または前記貫通孔内に設けられていて前記チップ形電子部品を配線している銅を用いた導体を兼ねることを特徴とする電子部品内蔵多層セラミック基板。

(2) 前記チップ形電子部品が、内部電極としてパッドウム、外部取出し電極として銅を用いた積層コンデンサを含む特許請求の範囲第1項記載の電子部品内蔵多層セラミック基板、

(3) 前記チップ形電子部品が、内部電極としてニッケル、外部取出し電極として銅を用いた積

層コンデンサを含む特許請求の範囲第1項記載の電子部品内蔵多層セラミック基板。

3. 発明の詳述な説明

(産業上の利用分野)

この発明は、多層セラミック基板内に、例えばコンデンサ、抵抗器、コイル等のチップ形電子部品を内蔵した電子部品内蔵多層セラミック基板に関する。

(従来の技術とその問題点)

電子回路をより高密度化、多機能化する等のために、電子部品を内蔵した多層基板が要望されている。

そのような多層基板の1つに、グリーンシート各層に誘電体ペースト、絶縁体ペースト、導電ペースト等を積層状態で印刷後、各層を圧着して焼成することにより、C、R回路等を構成したものがあつた。しかしこのような多層基板においては、①圧着・焼成過程でペーストの變形が起こるため、抵抗値や静電容量等のC、Rの特性が計算通りにすることが困難であること、②使用可能な部

特開昭63-122295(2)

電体ペーストの誘電率が小さくて大容量コンデンサの形成が困難であること、巻線誘体ペーストの比抵抗を幅広く選択することが困難であること、③印刷層を繰り返し塗布して印刷部の平面性が非常に悪くなって接層不良を招きやすことが困難であること、等の種々の問題がある。

一方、従来の多層基板の他の例として、いわゆる抵抗・容量付多層基板がある(例えば「エレクトロニクス・セラミクス」'88 5月号 頁88〜89を参照)。これは、セラミックベースの表面にコンデンサ、抵抗等を厚膜技術で多層に印刷形成したものである。しかしこのような多層基板においても、①印刷パターンの位置ずれによる特性のばらつき、②コンデンサ容量の偏析、③平面性の悪化、等の上述した多層基板とは異なる問題がある。

従ってこの発明は、上述のような問題点を解消することができる電子部品内蔵多層セラミック基板を提供することを目的とする。

(発明の要旨)

同じ金属であるために熱処理を施しても接層部分での金属の溶解による接層不良を起さないからである。

さらに、パラジウムあるいはニッケルをチップ形電子部品の内部電極として用いると、パラジウムあるいはニッケルと銅とは金属間形成の合金となるため、外部取出し電極の銅との接触部分で接層温度の低下が起らず、熱処理を施しても接層不良を起さない。

(実施例)

第1図はこの発明の一実施例に係る電子部品内蔵多層セラミック基板を示す側断面図であり、第2図はその等価回路図である。貫通孔7をそれぞれ有するセラミック基板21〜25と貫通孔を有さないセラミック基板26とが積層されて多層セラミック基板2が形成されており、当該多層セラミック基板2内において各セラミック基板の貫通孔7の組み合わせで形成される空間内に、チップ形の受動素子等の電子部品、例えば誘電タイプのコデンサ3、4及び抵抗器5が収納されてい

る。この発明の電子部品内蔵多層セラミック基板は、図部または貫通孔を有するセラミック基板を含む積層体のセラミック基板が積層されて成る多層セラミック基板と、多層セラミック基板内において前記図部または貫通孔で形成される空間内に収納されていて外部取出し電極として銅を用いたチップ形電子部品と、多層セラミック基板の層間または前記貫通孔内に設けられていて前記チップ形電子部品を配線している銅を用いた導体とを備えることを特徴とする。

チップ形電子部品の外部取出し電極に銅、及び配線用の導体に銅を用いる理由は以下の通りである。即ち、従来から用いられている銅をチップ形電子部品の外部取出し電極とし、導体に銅を用いた場合、例えば導体の焼付などの熱処理中に、銅と銅との接触部分で共晶反応を起し、接層温度が著しく低下するために接層部分の第一合金が溶れ出し、チップ形電子部品と導体間の接層不良をもたらす。これに対し、銅をチップ形電子部品の外部取出し電極とし、導体に銅を用いた場合には、

る。そして当該コンデンサ3、4及び抵抗器5は、多層セラミック基板2の層間や貫通孔7内に設けられた導体6で電気配線されて第2図に示すような回路を構成している。この場合、各電子部品を収納する空間を、貫通孔7の代わりに各セラミック基板21〜25に適宜設けた図部で形成するようにしても良い。

上述のような電子部品内蔵多層セラミック基板の製造の一例を第3図を参照して説明する。還元雰囲気中で還元焼結可能なセラミックのグリーンシート21G〜25Gの内のグリーンシート21G〜25Gのそれぞれに、図示のように収納するコンデンサ3、4、抵抗器5の形状・寸法およびそれらの配線パターンに応じた位置に大小の貫通孔7を予め開けかき付けておき、そして非還元性のコンデンサ3、4及び非還元性の抵抗器5を予めチップ部品として完成させておいたものを、前記貫通孔7によって形成される空間内に挿入し、また銅から成る導体ペースト6Pを各グリーンシート21G〜25Gの貫通孔7の部分や層間の所定

特開昭63-122295(3)

の箇所に付与した後、各グリーンシート210〜260を圧着し、そして還元雰囲気中において焼成焼結すると、第1図に示した電子部品内蔵多層セラミック基板が得られる。尚、第3図中の31、41、51は、それぞれ、チップ部の微細コンデンサ3、4及び抵抗器5の層から成る外部取出し電極であり、52はセラミック基板の表面に付与された抵抗パターンである。また微細コンデンサ3、4の内部電極（図示省略）には、パラジウム電極あるいはニッケル電極を用いている。

この場合、上記グリーンシート210〜260等のグリーンシートとしては、例えば、「エレクトロニクス・セラミクス」'85 3月号 頁15〜19に開示されているような、 Al_2O_3 、 CaO 、 SiO_2 、 MgO 、 B_2O_3 と微細抵抗物から成るセラミック粉末とバインダーとを混合してドクターブレード法によってシート状にされたようなものが利用できる。そのようなグリーンシートは、例えば焼成等の還元雰囲気中で焼成しても特性劣化が無く、しかも例えば800〜1000℃で焼成

の比較的簡易で焼成することができる。

また上記コンデンサ3、4等のコンデンサとしては、例えば、①特公開58-46641号公報、②特公開57-42588号公報、③特公開57-43515号公報に開示されているようなチタン酸バリウム系の非還元性誘電体セラミック組成物、あるいは④特公開57-37681号公報、⑤特公開57-38001号公報に開示されているようなジルコニウム酸カルシウムを主体とする非還元性誘電体セラミック組成物を用いた例えば積層タイプのセラミックコンデンサが利用される。そのようなセラミック微細コンデンサの製造の一例が上記①〜⑤の公報中に開示されている。このようなコンデンサを用いれば、グリーンシート中に収納して還元雰囲気中で焼成しても特性劣化を生じることがない。

上記抵抗器5等の抵抗器としては、例えば、特公開58-27788号公報、特公開58-29139号公報に開示されているようなランタンホウ素、イットリウムホウ素等の抵抗物層と非還元

性ガラスとから成る非還元性抵抗組成物を、例えばセラミック基板上に付与して還元雰囲気中で焼成した抵抗器が利用される。このような抵抗器を用いれば、グリーンシート中に収納して還元雰囲気中で焼成しても特性劣化を生じることがない。

より具体例を示すと、厚さ200μmの SiO_2 、 Al_2O_3 、 B_2O_3 、 B_2O_3 及びバインダーより成る微細抵抗セラミックグリーンシートに、第1図に示すように貫通孔を開け、52 SiO_2 を主成分とする非還元性微細セラミックコンデンサ及び53 B_2O_3 を主成分とする非還元性抵抗物を貫通孔に挿入し、また CaO 誘電ペーストをスクリーン印刷法で所定パターンに印刷した後、グリーンシートを圧着し、還元雰囲気中800℃で焼成して第1図に示すような電子部品内蔵多層セラミック基板を得た。そして焼成後の導電、抵抗を10Ωノータで測定したところ、設計値通りの値が得られた。

尚、以上においてはコンデンサ、抵抗器等にパラジウム内部電極あるいはニッケル内部電極を用

いた積層構造のチップ部品を用いた例を説明したが、この説明はそれに限定されるものではなく、例えば内部電極を持たず、図の外部取出し電極のみを用いた積層構造以外のチップ部品によって前述したような構造の電子部品内蔵多層セラミック基板を構成しても良い。さらに、外部取出し電極なしのチップ部品に層より成る導電ペーストを外部取出し電極として接合後、セラミックグリーンシートの貫通孔に挿入しても良い。また、パラジウム内部電極あるいはニッケル内部電極、図外部電極及び誘電体には、それぞれの特性を備えない範囲で白金、銅、ニッケル、パラジウム等の他の金属を添加しても良い。

また、第1図等に示した電子部品内蔵多層セラミック基板はあくまでも一例であって、この説明がそのような構造のものに限定されないことは勿論である。

(発明の効果)

以上のようにこの発明は、チップ形電子部品を多層セラミック基板内の空間に収納した構造であ

特開昭63-122295(4)

るため、次のような利点がある。①従来のように圧着・焼着過程で電子部品の特性のばらつきが起きることなく、設計値通りの特性の電子部品を3次元的に内蔵した多層セラミック基板が得られる。②コンデンサとしても、チップ形多層セラミックコンデンサを使用することができるので、大きな静電容量のものが内蔵可能である。③電子部品は多層セラミック基板内に形成された空間内に収納されているため、多層基板の平面性を同等顕微化させることはなく、従って積層数の大きな積層基板が容易に得られる。④電子部品は多層セラミック基板内に実装されているため、耐湿性等の耐環境性が高く、従って信頼性の高い製品が得られる。また、チップ形電子部品の外部露出し電極および配線用の基板のいずれにも銅を用いているため、熱処理を施しても両者の接合部分での金属の溶解による接合不良を起すこともない。

4. 図面の簡単な説明

第1図はこの発明の一実施例に係る電子部品内蔵多層セラミック基板を示す断地断面図であり、

第2図はその等価回路図である。第3図は、第1図の電子部品内蔵多層セラミック基板の組み立て前の状態を示す断地断面図である。

2... 多層セラミック基板、21~26... セラミック基板、21G~26G... グリーンシート、3... コンデンサ、4... 抵抗器、5... 導体、7... 貫通孔。

代理人 弁護士 山本重二

